罗纳德·罗勒（Ronald A.Rohrer）被公认为电路仿真、逻辑综合和延迟计算的早期开发者，并因推动EDA工具进入更广泛的行业应用而受到赞誉。1989年，罗纳德·罗勒因为对“电路仿真做出了贡献，使深亚微米IC设计成为可能”而入选美国国家工程院；1993年因为“将电气工程实践带入课堂并将学术研究与工业需求相结合的创新”获得IEEE教育奖章；2002年获得由EDA联盟颁发的Phil Kaufman奖。

　　罗纳德·罗勒（Ronald A.Rohrer）出生于2025-08-06，1960年和在麻省理工（MIT）获得学士学位，1961年和1963年在加州大学伯克利分校（UCB）分别获得硕士学位和博士学位；是IEEE终身会员。

一、电路仿真

　　罗纳德·罗勒被认为是1960年代设计优化方面的杰出研究人员之一，他很早就意识到电路仿真对芯片设计在尺寸减小和复杂性方面的进步至关重要。他在仙童半导体（Fairchild Semiconductor）工作期间（1968-1970年），主持研发出了早期的模拟电路仿真工具FairCirc simulator。

　　1960年代，大多数仿真工具都是由芯片制造商或军方用户内部开发的，因此包括对辐射效应仿真的支持。罗纳德·罗勒教授一直想开发一款不包括辐射仿真的模拟仿真器，以让更广泛的民用产品受益。

　　1969年，罗纳德·罗勒离开仙童半导体，回到加州大学伯克利分校担任教授，引入了一系列电路仿真课程，在给Laurence W.Nagel（UCBerkeley，1969年学士、1970年硕士、1975年博士）、Bob Berry、Shi-Ping Fan、Frank Jenkins、Jesse Pipkin、Steve Ratner和Lynn Weber等七个研究生上“电路综合”课时，要求学生们一起写一个电路仿真程序，该七名学生基于FairCirc simulator完成了名为CANCER（ComputerAnalysis of Nonlinear Circuits,Excluding Radiation不包括辐射的非线性电路计算机分析）的软件编写。1971年秋，CANCER更名为SPICE（Simulation Program with Integrated Circuits Emphasis），并发送给友好用户（friendly users）；2025-08-06，Donald O.Peterson教授在第十六届中西部电路研讨会（Sixteenth Midwest Symposium on Circuit Theory）上介绍SPICE论文，SPICE才开始让全世界认识。SPICE工具，现在被认为是芯片设计仿真的行业标准。

　　目前主流的商用SPICE包括Synopsys HSPICE&FineSim SPICE、Cadence Spectre&APS、Mentor ELDO&AFS、Silvaco Smart-Spice，国产厂商华大九天（Empyrean）的ALPS、概伦电子（ProPlus）的NanoSpice&NanoSpice Giga具有一定竞争力。

二、逻辑综合

　　逻辑综合的概念可以追溯到1970年代早期，IBM的逻辑综合系统（Logic Synthesis System，LSS）基于规则转换。在设计中寻找模式，规则将对设计的那部分执行转换并优化。Trimeter进行了商业应用。

　　另一个早期的逻辑综合系统是麻省理工学院（MIT）开发的MacPitts。MacPitts则基于算法转换，有两个部分，第一个是独立于技术的步骤，将更高级别的概念转换为布尔逻辑，然后是第二个技术映射阶段，其中选择门或其他库元素。MacPitts将系统描述作为输入，并生成完全定制的nMOS布局作为输出。最初由MetaLogic商业化，但未能取得任何成功。麻省理工学院还将该技术授权给GTE实验室，这成为SILC硅编译器（silicon compiler）的基础。

　　1982年，在通用电器（GE）工作期间，罗纳德·罗勒和Aart de Geus（Synopsys创始人）启动了逻辑综合（logical synthesis）工作，开发了Socrates（Synthesis and Optimization of Combinatorial logic using Rule-based And Technology independent Expert System）逻辑综合优化工具，基于规则和技术独立专用系统用于前端和后端的逻辑综合优化。Socrates将IBM的规则转换和麻省理工学院的算法转换完美结合。

　　1986年成立的Synopsys基于Socrates进而发展成负有盛名的Design Compiler。从那时起，Synopsys一直主导着逻辑综合市场，

　　由于早期的半导体工艺尺寸较大，连线延时占比小，无需考虑物理位置信息，最初的Design Compiler完成的是纯粹的逻辑综合。

　　随着工艺技术越来越先进，工艺特征尺寸越来越小，连线的延时难以忽略，同时需要较为精准的计算，而该延时与电路中各单元的物理位置密切相关，因而Synopsys推出了考虑物理信息并可生成物理指导的新版Design Compiler Graphical综合工具，它不仅可以更精准地估算连线延时，还可以预测布线拥堵情况并进行相应优化。

　　Synopsys的最新版Design Compiler，即Design Compiler NXT，可提供基于云计算的分布式综合（synthesis）技术，相比以往版本显著加快了运行速度。并且通过平台化的通用库以及与布局布线工具IC Compiler II校准的RC寄生参数提取，实现在5nm以及更先进工艺节点下极为紧密的相关一致性。

三、延迟计算

　　1989年，在卡内基梅隆大学（Carnegie Mellon University，CMU）期间，罗纳德·罗勒博士和拉里·菲乐吉（Larry Pileggi）引入了渐近波形评估（Asymptotic Waveform Evaluation，AWE）算法，该算法能够对包含大量寄生元件的IC进行高效的时序仿真，为用于IC高效延迟计算的全行业互连减少技术奠定了基础，得以解决了互连线仿真的问题。

　　1992年罗纳德·罗勒博士创办了Performance Signal Integrity,Inc.（PSI），将AWE商业化；1994年PSI并入Integrated Silicon Systems,Inc.（ISSI）；1995年ISSI并入Avant!Corporation；2002年Avant!并入Synopsys。

后记

　　罗纳德·罗勒博士在其近60年的职业生涯中，曾为Calma、Synopsys、Cadence、Mentor和Avanti、Lambda、Magma、Neolinear等EDA玩家提供建议或工作，为EDA的发展作出了巨大贡献；并在2019年创办Alto Technologies,Inc.担任董事会主席。

*博客内容为网友个人发布，仅代表博主个人观点，如有侵权请联系工作人员删除。